Framtidens monster-processorer kommer att byggas med chiplets. Nu visar Intel de nya tekniker som ska koppla samman komponenter för högre energieffektivitet och prestanda, kallade co-EMIB, OID och MDIO.
Det är ingen hemlighet att Moores lag har stött på patrull. Intel, som Moore var anställd hos, har haft särskilda problem med att minska sina transistorstorlekar. Nya chiplet-arkitekturer kan vara en del av lösningen för fortsatt utveckling i processorbranschen och nu presenterar Intel flera nya tekniker som ska göra det möjligt.
Staplade kretsar
De nya teknikerna som nu presenteras av Intel sätter fokus på chipset-arkitekturer, inte på transistorstorlekar. Tanken är att öka processorkraft genom att koppla samman flera små kretsar för att öka prestandan, utan att skapa orimligt stora och dyra komponenter som är svåra att tillverka. Foveros är ett exempel på en sådan teknik som kommer att integreras i Intels kommande Lakefield-familj av processorer. Foveros är en tredimensionell chipset-design som gör det möjligt att koncentrera processorkraft på en mindre area för att öka energieffektivitet markant och ge mer plats åt andra komponenter i till exempel bärbara datorer. Kombinationen av staplade processorkretsar av olika konfigurationer med lager av DRAM ska dessutom göra den kommande Lakefield-familjen mer anpassningsbar för både krävande och energisnåla applikationer.
Co-EMIB för fler staplar
Foveros kommer alltså till konsumenter ganska snart genom produktionen av Lakefield som är tänkt att dra igång senare i år. Intel har dock betydligt större planer för framtiden. Företaget har också presenterat tre liknande tekniker kallade co-EMIB, ODI och MDIO. Co-EMIB är en teknik som gör det möjligt att koppla samman flera staplade Foveros-chip till ett större chipset. Som ett exempel har Intel visat ett chipset med fyra Foveros-staplar som innehåller åtta chiplets vardera som är anslutna till ett chip som sedan använder co-EMIB-anslutningar för att skapa ett komplett chipset tillsammans med ytterligare co-EMIB-anslutna HBM-minnen.
EMIB, Embedded Multi-Die Interconnect Bridge, har använts av Intel sedan tidigare som ett kostnadseffektivt sätt att koppla samman kretsar. Tekniken användes bland annat i Kaby Lake-G, som integrerade en Intel-CPU med en grafikkrets från AMD. Med co-EMIB kan alltså flera staplade Foveros-chip kopplas samman för att skapa enorma chipsets. Även dessa modulära chipset skulle vara mycket dyra men skulle vara så gott som omöjligt stora och dyra om de inte tillverkades med en modulär chiplet-design. Co-EMIB är alltså tekniken som flätar samman komponenterna.
ODI för ännu mindre chipset
ODI, eller Omni-Directional Interconnect, är ännu en ny typ av anslutning för framtida chiplet-designer. Den använder betydligt större anslutningar genom kiseln för att öka bandbredden och låta strömtillförseln ske genom lager av kretser. Färre mer kraftigare anslutningar mellan kretsarna ska öka utrymmet för transistorer och därmed göra det möjligt att få plats med fler transistorer på en mindre area.
MDIO, Multi-Die I/O, är slutligen den sista nya tekniken från Intel som ska öka anslutningshastigheten mellan chiplets. Med en hastighet på upp till 5,4 Gb/s per pin ska MDIO vara grunden för att de nya anslutningarna ska kunna hantera framtidens höga krav. Det kan jämförelse med AIB, Advanced Interconnect Bus, som har en maximal hastighet på 2 Gb/s.
Presentationen av de nya anslutningsteknikerna ger oss en inblick i framtidens teknik. I nuläget är tekniken definitivt en bra bit bort. Foveros kommer visserligen till konsumenter relativt snart men i en implementering som lägger fokus på energieffektivitet snarare än prestanda. Intels exempel visar dock på en ambition om att ta tekniken till extrema längder. Intel beskriver därför co-EMIB främst som en teknik för datacenter-lösningar där den ska låta Intel skapa stora chipsets med extrem prestanda på ett sätt som inte skulle vara möjligt om samma mängd kraft skulle pressas in i en traditionell integrerad krets.
