En ny rapport yrkar på att TSMC nu påbörjat byggandet av en ny fabrik som ska fokusera på tillverkning av produkter baserade på 2 nanometers tillverkningsteknik.
Enligt en rapport från DigiTimes (betalvägg) har Taiwan Semiconductor Manufacturing Company (TSMC) nu påbörjat byggnationen av sin nästa fabrik. Detta tillsammans med ett center för utveckling och forskning som båda ska fokusera på 2 nanometers (nm) tillverkningsteknik.
Halvledarjätten ska således ligga helt rätt i sin tidsplan för att få tillverkningsprocessen till marknaden. Rapporten menar även att tillverkningsprocessen kommer att använda sig av Gate-All-Around (GAA) teknik.
Rapporten nämner även att industrikällor ska ha bekräftat att TSMC planerar en förfinad upplaga av 5 nm tillverkningsteknik som ska anlända under år 2021. Sedan ska 4 nm påbörja massproduktion år 2022 och efter det ska 3 nm börja produceras under den andra halvan av år 2022.
TSMC ska även ha påbörjar planera inför 1 nm tillverkningsteknik. När denna kan tänkas stå färdig och redo för massproduktion är dock ingenting som framgår i DigiTimes rapport.
Bild: Peellden
Lite roligt med alla diskussioner runt TSMC FinFet skulle vara så extremt mycket bättre än GAA som Samsung använder. Även TSCM själva pushade hårt får hur bra FinFet var ett tag.
Detta är speciellt roligt då många anser/ansåg att AMD skulle ha en fördel att var TSMC kund jämtemot Nvidia som använder Samsung.
Sedan är det lite skrämmande vad pengar kan göra. Samsung har redan börjat, om än i liten skala, producera 3nm och tittar nu på 1nm. Helt plötsligt var TSMC som var så långt föra helt plötsligt efter. Nu fattas bara att Intel annonserar sin 900pm fabrik.
Samsung har ingen produktion igång på 3 nm, däremot så har dom fått fungerande MBCFET, som dom har tagit patent på. MBCFET är en variant av GAAFET som uppriktigt bygger något mer än normal GAAFET, sen orsaken att TSCM pushade för FinFET var samma som för både Samsung och Intel. Både TSCM och Intel kommer attt gå vidare med varianter på GAAFET när dom finner det lämpligt för deras olika processer, för TSMC så blir det med 2 nm, men just nu så är FinFET gångbart ur tillverkningshänseende då FinFET kräver mindre antal processteg än vad GAAFET kräver. Mindre processteg… Läs hela »
Det var udda eftersom jag har pre-production 3nm minne från Samsung ligger på mitt kontor. Så jo Samsung har 3nm kisel under produktion.
Prototyperna kom redan av minnet kom redan i januari men sedan har det blivit lite förseningar. Samma sak gäller SoC på 3nm som skulle vara på väg nu men kommer vi antagligen få väta på till början av nästa år.
Det var verkligen intressant!
Är verkligen dyrgripar du har där då 🙂
Har du någon beteckning på dom?
Tänkte om man kulle kunna motsäga dom bransch rapporter som då uppenbarligen har fel 😉
Har inte tittat på kretsarna så mycket ännu men någon betäckning ska det väl finnas, får kolla upp det när jag kommer till kontoret imorgon.
Bara för att förtydliga så är detta alltså inga DDR4 minnen eller liknande. Detta är alltså LP minnen, har för mig att det ska vara LP-SDR man inte helt säker. Vi håller som bäst på att designa PCBn som de ska sitta på.
OK!
Nu är jag svartis på dig 😉
Var min väg en gång i tiden,, men av olika händelser så är det idag mekanisk design som gäller.
Det är ingen brådska, men skulle vara kul att veta beteckningen. Man har ju då något att gå på 🙂
Personligen jobbar jag egentligen inte som elektroingenjör men större delen av de jag jobbar med är det. Jag jobbar som assembler programmerare, mestadels firmware. En del av mitt jobb är att försöka fixa elektroingenjörernas misstag 🙂
Jag rekomenderar du ser vad der8auer via elektronmikroskop kom fram till.
Ur kvantmekanikens fysik handlande om matrialutveckling i avanserad modell fungerande i praktiken finns ingen möjlighet snabbt gå ner NM steg i matrials tjocklek utan oförutsägbara matrialförändingar.
Under 1 nm kan idag inte konstrueras. Transistorernas arkitektur i matrialet kan därmed inte understiga 1 nm . I en framtid må vara teoretikt möjligt gå ner till partikeltjocklek men det är gränsen där inte längre går använda den här modell av cpu arkitekur.
Jo då nog kommer hamna under 1nm inom typ 5 år.
Problemet hur de mäter nm och varför.
Kan rekommendera denna video som förklarar hur utvecklingen har varit hittills och varför själva nm talet inte stämmer överens med egentligen tillverknings mått.
Glömde tydligen länken till videon:
https://www.youtube.com/watch?v=ROS008Av4E4
Ja, der8auer. film är intressant, så även din 🙂 14nm and 7nm are NOT what you think it is https://youtu.be/1kQUXpZpLXI Frågan är om det någonsin riktigt stämt, förutom att det förr kunde hänföras till (minsta) gate storlek på en krets. Har för mig att det redan började att röra till sig vid 32 nm. En bättre metric idag vore nog att ange några mer grundläggande värden som:: Mängden L2 cache per mm2 (som der8auer använder) Ihop med saker som låckström och effektförbrukning över frekvens eller liknande då en process inte är likvärdig i uppbyggnad mellan olika tillverkare. (Samsung, TSMC, intel… Läs hela »
Intresant länk men inte okänt men friska upp minnet är alltid bra.
3 partiklars tjocklek är den gränsen just nu för en transistors arkitekur rent teoretiskt. Gå ner mer i den här nuvarande varianten av fysiken är inte möjlig.
Så länge vi måst använda en laddad partikel kan vi aldrig undvika gränsens möjliga i praktiken. Var den ligger vet inte någon än det återstår att se i framtiden.
Läckandet , packningstäthet , standard ifråga om vilka mätpunkter är avsett nm steg kan väl anse de spingade punkterna.
För någon som vart med ett tag nu, tog examen 1992. Så har jag hört detta några gånger nu. Läst antal rapporteur som säger att X är det minsta måttet. 2011 fans det flera forskningsrapporter från meriterade institut som sade att 12nm var minimum. 2017 kom det rapporter om att 5nm skulle vara det minsta son någonsin skulle gå. Ja de har för visso ändrat hur man mäter flera gånger sedan dess vilket har hjälpt till i utvecklingen och skulle inte förvåna mig om de ändrar hur man ska mäta igen för att komma ned under 1nm. Roliga i kråksången… Läs hela »